PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-212708

(43) Date of publication of application: 20.09.1986

(51)Int.Cl.

G01B 11/30 G01N 21/88 G06K 9/00 H01L 21/66

(21) Application number: 60-052272

18.03.1985

(71)Applicant: HITACHI LTD

(72)inventor: MAEDA SHUNJI

NINOMIYA TAKANORI NAKAGAWA YASUO KUBOTA HITOSHI


(54) METHOD AND APPARATUS FOR DETECTING PATTERN DEFECT

(57) Abstract:

(22) Date of filing:

PURPOSE: To enable the detection of a defect regardless of ainter-lamellar alignment error between patterns, by a method wherein any parts are made as dead zones by being judged to be normal whenever two detection signals as positioned show a brightness difference below a certain value and the, further detection signals are subjected to a masking at the dead zones to be excluded in the subsequent decision on defects or others, a procedure which shall be carried out for one layer at a time.

CONSTITUTION: This apparatus is made up of a delay circuit 18, a masking circuit 20 and two single layer d fect detection circuits 19a and 19b. The outputs of linear image sensors 5a and 5b are detected about the edges of patterns with edge detection circuits 11a and 11b, outputs of which are binary-coded with a positional deviation detecting circuit 14 to detect non-coincidence between two patterns. In addition, the outputs of the sensors 5a and 5b are delayed with delay circuits 15a



and 15b and outputs thereof 15a and 15b are positioned by shifting to achieve the optimum state as measured with a positioning circuit 16. Then, brightness thereof is compared with a circuit 17 for erasing coincident parts to erase coincident areas and the areas left, not converted to dead zones, can be detected as defects.

LEGAL STATUS

[Date of request for examination]
[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration] [Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑲ 日本国特許庁(JP)

①特許出願公開

昭61-212708 ⑫ 公 開 特 許 公 報 (A)

@Int_Cl_4	識別記号	庁内整理番号		49公開	昭和61年(198	86) 9月20日
G 01 B 11/30 G 01 N 21/88		8304-2F 7517-2G				
G 06 K 9/00 H 01 L 21/66		C-8320-5B 7168-5F	審査請求	未請求	発明の数 2	(全7頁)

パターン欠陥検出方法及びその装置 49発明の名称

> 願 昭60-52272 ②特

昭60(1985)3月18日 砂出

⑫発	明	者	萷	Ħ	俊	=	横浜市戸塚区吉田町292番地 術研究所内	株式会社日立製作所生産技
砂発	明	者	=	宮	隆	典	横浜市戸塚区吉田町292番地 術研究所内	株式会社日立製作所生産技
⑫発	眀	者	中	Л	泰	夫		株式会社日立製作所生産技
⑫発	明	者	窪	Ħ	仁	志	横浜市戸塚区吉田町292番地 術研究所内	株式会社日立製作所生産技
①出 ②代	願理	人人	株式 弁理	式会社日式 ■士 小川		F所 学男	東京都千代田区神田駿河台4外1名	丁目6番地

パターン欠陥検出方法及びそ 発明の名称

特許 精求の 範囲

- 同一回路パターンを複数個有する試料上の 2個の回路パターン上の対応する部分の画像 を検出し、この検出信号を相互して比較する ことにより不一致部分を欠陥と判定する方法 において、2つの検出信号を位置合せし、明 るさを比較して明るさの整がある値以下の部 分を正常と判定してこれを不感帯とし、検出 信号を該不感帯でマスキングすることにより 次の位置合せ及び欠陥判定には使用しないと する手順を、多層パターンの各層に一層ずつ 順次施すことによって、不感帯とならず残っ た領域を欠陥として検出することを特徴とす るパターン欠陥検出方法。
- 同一回路パターンを複数個有する試料上の 2個の回路パターン上の対応する部分の画像 を検出し、この検出信号を相互して比較する

ことにより不一致部分を欠陥と判定する装置 において、2つの検出信号を位置合せする手 段と、明るさを比較して明るさの差がある値 以下の部分を正常と判定し、これを不感帯と する手段と、検出信号を前記の不感帯でマス キングする手段を借数分だけシリアルに接続 した欠陥検出回路とを有することを特徴とす るパターン欠陥検出装置。

発明の詳細な説明

〔発明の利用分野〕

本発明はLSIウェハなどの半導体素子回路 パターンの外側を検査する外観検査方法に係り、 将に外観検査の自動化を志向したパターン欠陥 検出方法に関するものである。

[発明の背景]

LSIなどの集積回路は高集積化と小形化の 傾向にある。このような微細なパターンの生産 は、その生産工程の中で細心の注意を払っても、 パターンに欠陥が発生することが多く、棉密な 検査が必要である。更に敬細パターンの立体構

特開昭61-212708 (2)

造化に伴い、従来の外徴検査方法では検査対象 直下のパターンまで欠陥と判定されてしまう問 題点があった。

即ち従来方法においては、校出される2箇所 の回路パターンが同一であること、寸なわち検 出された2つの映像信号間に位置すれがないこ とが条件となる。検査対象を敬仰したXYテー プルの柏度。チップ配列柏度、光学系・极椒系 の熱変形等により、入力パターン間に位置すれ が生することは免れ得ないので、位置すれを測 定して入力パターン間の位置すれを補正して欠 **陥判定を行っていた。しかし、パターンの立体** 化に伴い校査対象の第1周(A / 同)と第2周(B眉)にも位置ずれ、すなわちアライメント餌 整が存在する場合には、厄間のアライメント側 登と同じ、あるいはそれより小さな欠陥はそれ が致命的な欠陥であっても欠陥だけを弁別して 校出することはできなかった。厄間のアライメ ントは差はパターンを形成する場合、避けるこ とができない位置ずれであり、従来の方法で不

②厄間のアライメント製造を許容するため、各 間ごとに位置合せを行い、一周ずつ 2 チップ間 を比較する。

③既に検査した間で2チップ間で一致した部分は don't care (不感帯化)とすることによりマスキングを行い、一間ずつシリアルに検査することにより全局を検査する。

〔発明の奥施例〕

だ何アライメント調差を解消すべく本発明は 次に示される様に解成されている。

近接した2チップを比較する場合、第1図に示すような2つのチップ上の対応するA及びBからなる二層パターン f . gを位置合せした後、これらの明るさを比欧し不一致をとると、A層或いはB層のどちらかに位置合せされるため例えばA層が位置合せされた場合には第1図(c)のようにB層が不一致として検出される。こで第1図(c)はパターン「及びg上のA層に関して位置合せがなされ、比欧が行われると、A層に関しては検査が完了したことになる。そ

一致校出を行うと唇間位位ずれに扱われてしま い、 敬細な欠陥校出は不可能であった。

厄間のアライメント 鎮差をも 考恩した バターン 欠陥 検査に 関する 本件 出頭に 係る 発明に 関立して、マスクの位置合せに関する 特別 昭 5 8 -4 6 6 3 6 がある。 当該マスクは一局 バターンであり 多層 バターンでは ないので 層間の アライメント 興差は生じようもないが、 本 服 発明の検査対象である ウェハに 適用することはできない。 〔発明の目的〕

本発明の目的は、上記した従来技術の課題をなくし、比較する2組のパターン間に启聞のア
ライメント観差があっても高和度に欠陥を校出
することのできる方法を提供することにある。
「発明の母型」

本件出頭に係る発明. は次なる過程を遂行すべく初成されている。即ち、

①コントラストが小さい多層パターンを 2 値化 せず汲成のままで興穣チップと比較することに より校発する。

して、もとの校出バターン第1図(a)から一致部、即ち A 唇を摘去し同図(d)を得る。稍去されず、嫂でた領域は B 唇であるので次に B 唇について位合せを行ない、一致として欠陥だけると同図(f)のように不一致として位置は大けを検出できる。この大路にけいり、アルには破けておいて第2図(a)に示す

ようにだ間のアライメント調差が大きくA. 店と B. 尼が丘なり合うことが起こるような検査の環 しいウェハを対象とする場合について以下詳し く説明する。

同図(c)に示すようにAIOの位置合せを行い明るさの一致した領域即ちAIOを消去するが、このAIO 消去を検出パターン f について行い、 p については手を加えない。そして同図(d)のようにAIO 消去に伴ないBIO も一部消去されてしまうため、今消去したBIO の一部がBIO

特開昭61-212708(3)

位配合せ時に不一致として校出されることを避 けるため、A.自位位合せ扱消去した領域を不感 帑 (Don't Care) としてマスクしてしまう。 従 って第2図(d)の路合、突線以外はマスクさ れる。そしてこのパターン(同図(d))と校 出パターンg(同図(e))の位置合せを行い、 残されたB内の検査を行う。これにより、2つ の間が且なり合う場合にも多間パターン上の各 四の検査が可能となり、しかも校出される欠陥 は正しいサイズに校出される。

次に第3図及び第4図を用いて、欠陥判定と don't care を説明する。 第3図(a), (b) はパターン1及びりの信号放形の一例である。 これを位置合せし登ね合せて表示すると同図(c)となる。例えば欠陥は正常部より暗いので 1−g>-ibならば1を消去すると仮足すると 同図(c)から(d)を得る。ここで斜線部は 1−g>-thを消たす領域を表わし、∫とgが 一致したとみなして don't care とした領域であ る。thはパメーン(ヒょが一致するかどうかを

2 -1 なるオペレータを適用すると、暗いパタ ーンのエッジだけを校出でき、同図(b) · (e) を得る。これをある2値化関値thで2値化する とパターンのエッジの最も暗くなる点を゜1゜ に、それ以外を"0"にすることができ、同図 (c) . (f) を得る。従って、これらのパタ ーンエッジを扱わす2値化パターンを用いて、 パターンマッチングの手法により位置合せがで きる。即ち、 2 値化エッジパターンを fe. ge と

 $S(u, v) = \Sigma(fe(i, j), EXOR, ge(i-u, j-v)]$ なるら(u, v)を測定し、S (u, v)が最小と たるu,vが2つのパメーン fe, pe 間の位位す れ、即ちもとの校出パターン1.8間の位位す れとすることができる。

パターン「及びりは本来2次元の佰号である から、第6図に2次元のパターンのエッジを検 出する方法を示しておく。

最後に、本発明の一段施例を説明する。

、光電変換器としては、リニアイメージセンサ、

判定する閾値である。第3図(d)から、Aの については欠陥が存在しなかったことがわかる。 しかし、B層については層間のアライメント調 差のために位置合せが不完全となり消去するこ とができない。

次に第4図(a)(第3図(d)に同じ)と 同図() と位置合せし重ね合せて表示すると B 尼の位位合せがなされ同図(c)となる。再 びfーg>-ihの判定を行うと第4図(d)の ように求める欠陥だけが幾る。斜線部の don't care 領域は位置合せ及び欠陥判定には寄与さ せていない。

以上説明したように本発明は多層パターンの 校査を一尺ずつあたかも厄をはぐように各尺に ついて欠陥判定を行っていくことにより袋行す るもので、恐間のアライメント調差が存在して も何ら支貯なく校査可能である。

次に位位合せの方法を第5図を用いて説明す る。餌5図(a)。(d)は、パターン1及び ₽の伯号波形である。これらの佰号波形に−1

TVカメラ等いかなるものでも使用可能である が、本突雄例ではリニアイメージセンサを用い ており、当該リニアイメージセンサの自己走査、 及びそれと直角方行に移効するXYテーブルに よりLSIゥェハの2次元パターンを検出する。

第1図に欠陥検出回路の一段施例を示す。り ニアイメージセンサ 5 a . 5 b の出力は、エッ ジ校出回路11a,11bでパターンのエッジ が校出される。位置ずれ検出回路14では、エ ァジ校出回路(1a.11bの出力を2値化し 一方の2位化パターンをシフトし、シフトした 位置での不一致 累数をカウントし、2 つの2 位 化パターン間の不一致性を検出する。また、り ニアイメージセンサ5a.5bの出力は遅延回 路 1 5 a , 1 5 b により遅延させる。遅延数は リニアイメージセンサ絵 呆数 M と位置合せに要 するイメージセンサ走査回数 N により決定され - 週延回路 1 5 a . 1 5 b は各 4 M × N の ピット 故のシフトレジスタにより将成される。位置合 せ回路16では、位位すれ検出回路14で側定

特開昭61-212708 (4)

した最適な位置をせ状態、即ち不一致量が最小となるように遅延回路15a,15bの出力をシフトし位置合せを行う。そして、一致可得去回路17で明るさの比較を行い、一致する領域を消去する。以上が一層分の欠陥検出回路19aであり、これが層数だけシリアルに接続なれる。第7回は、第2回に示した2層がなる。ターンを対象とするものであり、遅延回路18とマスキング回路20及び2組の一層分欠陥検出回路19a・19bによって構成される。

位置ずれ検出回路 1 4 は、 第 8 図に示す構成をとる。 2 値化回路 2 1 a の出力から、リニアイメージセンサ 5 a を 1 走養分遅延させるシフトレジスタ 2 2 a ~ 2 2 f 及びシリアルイン・パラレルアウトのシフトレジスタ 2 3 a ~ 2 3 gにより 7 × 7 面柔の 2 次元局部メモリを切出す。一方、 2 値化回路 2 1 b (第 8 図)の出力は同様のシフトレジスタ 2 4 a ~ 2 4 c、及び 2 5 を用いて遅延させ、出力を上記局部メモリの中心位置と同期させる。

のシフト量 2 9 とそれと 直角方向 (X 方向) の シフト量 2 8 を出力する。

第9回に位置合せ回路16(第7回)の実施 例を示す。選択回路30では、シフト量28に より 選延回路 1 5 a 及び一走査分選延させるシ フトレジスタ31a~311の出力から最適な シフト位置を選択し、シフトレジスタ32に入 力する。また、逸択回路33ではシフト量29 により走査方向の最適なシフト位置を選択する。 従って、選択回路33の出力には、不一致量が 最小となるシフト位置の局部メモリが抽出され る。一方、選延回路 1 5 b の出力からも一走査 分遅延させるシフトレジスタ3 4 a ~ 5 4 c 及 びシフトレジスタ35を用いて、第8図のシフ トレジスタ25の出力と何じ量だけ遅延させた 位置の局部メモリを抽出する。この状態で選択 回路33から出力される局部メモリはシフトレ ジスタ35から出力される局部メモリに対し、 位置ずれのない最適なシフト位置になっている。

一数部消去回路17は、位置合せ回路16(

シフトレジスタ25の出力と局部メモリ各ピ ット出力を E X O R 回路 2 5 a ~ 2 5 n で排他 的論理和をとり、不一致画業を検出する。カウ ン タ 2 ℓ a ~ 2 ℓ n でこの不一致画業の個数を 計数する。カウンタ268~26mは、リニア イメージセンサN走査毎にゼロクリアし、その 直前に値を読出してやれば、M画素×N走査の エリア内の不一致面柔数がわかる。局部メモリ の各ピット出力は、シフトレジスタ25の出力 に対してXY方向に±3面景の範囲で、1面景 毎にシフトされたものであるので、カウンタ 26 a~26nではXY方向に±3面素入力パター ンをシフトしたときの各シフト量における不一 教画素数がカウントされる。従って、最小値を もつカウンタがどれかを調べれば、不一致画景 数が最小となるシフト重がわかり、各層に最適 な位置合せが可能となる。

最小値検出回路 2 7 ではカウンタ 2 6 a ~ 26 n の値を読出し、最小値をもつカウンタを選択して、リニアイメージセンサ走査方向 (Y 方向)

第7図)の出力に対し差の2値化を行う回路であり、第10図にその構成を示す。位置合せされたパターン f・gの差 「ーgを関値-thで2値化し、-thより大ならばfとgが一致し欠陥がないのでdon't care 信号を出力する。この回路により対象がコントラストが小さくても欠陥判定可能となる。

マスキング回路20(第7図)は一致部消去回路17の出力で原面をdont care とするもので、第3図(d)に示すように一致した領域をマスキングする。マスキングされた領域は一層分欠陥検出回路19b(第7図)内では一切使用しない。

以上2層からなるパターンを対象とする欠陥 検出回路の例を説明したが、2層以上の多層パ ターンを対象とする場合も層数分欠陥検出回路 をパイプラインで接続することにより同様の構 成で実現できる。

[発明の効果]

以上説明したように、本発明はコントラスト

特開昭61-212708 (5)


(b) 検出パターンま

4 図面の俯草な説明

第1図~第4図は本発明による欠陥は出の過程を示した図、第5図。第6図は位配合せのためのエッジ校出の例、第7図は本発明の突縮例、第8図は位配ずれ校出回路、第9図は位配合せ回路、第10図は一数部消去回路をそれぞれ示す図である。

1 … L S I ウェハ、2 … チップ、5 … 光辽変換器、7 … X Y チープル、1 1 … エッジ校出回路、1 4 … 位位ずれ校出回路、1 6 … 位位合せ回路、1 7 … 一数部消去回路、1 5 . 1 8 … 辺延回路、1 9 … 一起分欠降校出回路、2 0 … マスキング回路、2 7 … 及小値校出回路。








箸


(a) 検出パテンナ

1. 🗵












特開昭61-212708(6)

第 4 図







特開昭61-212708 (7)

